OpenRISC
| 설계 기업 및 설계자 | 원래는 담얀 람프레트(Damjan Lampret)가 설립했고, 현재는 오픈RISC 커뮤니티(스태퍼드 혼 등)가 이끌고 있다. |
|---|---|
| 비트 | 32-bit, 64-bit |
| 발표 | 2000년 |
| 버전 | 1.4[1] |
| 구조 | RISC |
| 인코딩 | 고정된 |
| 엔디언 | 큰; 작은 것에 대한 미구현된 스텁 |
| 페이지 크기 | 8 KiB |
| 확장 | ORFPX32/64,[2] ORVDX64[3] |
| 개방 여부 | 네 (LGPL/GPL), 따라서 로열티가 없다. |
| 레지스터 | |
| 범용 목적 | 16 또는 32 |
| 부동소수점 | 선택 |
OpenRISC는 기존의 축소 명령어 집합 컴퓨터(RISC) 원칙을 기반으로 하는 오픈 소스 하드웨어 기반 중앙 처리 장치(CPU) 시리즈를 개발하기 위한 프로젝트이다. 여기에는 오픈 소스 라이선스를 사용하는 명령어 세트 아키텍처(ISA)가 포함된다. OpenRISC는 OpenCores 커뮤니티의 대표적인 프로젝트이다.
최초의 (그리고 2019년 기준 유일한) 아키텍처 설명은 OpenRISC 1000("OR1k")에 대한 것으로, 선택적으로 부동 소수점 연산 및 벡터 처리를 지원하는 32비트 및 64비트 프로세서 제품군을 설명한다.[4]
같이 보기
[편집]각주
[편집]- ↑ “Published versions”. 2021년 3월 28일에 확인함.
- ↑ “Floating point extensions operating on 32-bit/64-bit”. 2021년 3월 28일에 확인함.
- ↑ “Vector/DSP extensions (SIMD) operating on 8-, 16-, 32- and 64-bit data”. 2021년 3월 28일에 확인함.
- ↑ “Architecture - OpenRISC”. 《OpenRisc.io》. 2021년 4월 17일에 확인함.
