VIDE : 现代 SystemVerilog 编程 IDE

Vide 是由 南京大学 PASCAL 研究组 （吴家焱、洪佳荣等） 研发的开源现代 SystemVerilog 编程 IDE，为硬件开发者带来了传统硬件 IDE 中常常缺失的十余种代码分析功能，包括 精准补全、 代码标注、 自动重构 以及 语义高亮 等。借助 Vide，硬件开发者能够更加高效地理解、编写和维护 Verilog/SystemVerilog 代码。

让硬件设计
像开发软件一样丝滑顺手

1 / 4

Navigation

符号导航

在 Vide 中使用定义跳转、引用搜索和符号大纲在模块、端口和寄存器之间快速定位，让开发者不用离开当前上下文也能追清 RTL 连接关系。

写 RTL，不再只能依靠 Ctrl + F。

1 / 5

Insight

代码理解

利用 Vide 的悬停信息和代码注解在一个窗口中实时查看模块、字面量与端口连接信息，减少窗口切换的负担，让开发者更专注于 RTL 设计本身。

1 / 6

Completion

精准补全

Vide 的补全机制理解当前的代码上下文，能在实例化、端口连接和其他的编辑位置给出更贴近工程语义的建议，更能通过代码片段提供结构化补全。

1 / 3

Refactoring

自动重构

通过自动重构和重命名，把端口连线、信号重命名、转换进制这些繁琐的细节交给 Vide 完成，解放开发者的重构体验。

1 / 2

Diagnostics

诊断分析

Vide 能在编辑过程中实时给出代码诊断，让错误更早被发现。

此外，Vide 能够结合骑河提供的强大静态分析能力，在编辑器中给出更深入的分析结果，帮助开发者发现潜在问题。

---

特性对比

Vide 把现代 IDE 体验带进了 HDL 世界。从「精准补全」到「语义高亮」，Vide 提供了完整的 Verilog/SystemVerilog 开发体验。

	Quartus Intel	Vivado Xilinx	Verible Most-Starred OSS	Vide 南京大学 PASCAL 组
精准补全	✕	✕	✕	✓
代码标注	✕	✕	✕	✓
自动重构	✕	✕	△ 仅支持 linter 的 quickfix 和 autoexpand	✓
语义高亮	✕	✕	✕	✓
定义跳转	△ 仅支持从实例跳到模块定义	✓	✓	✓
引用搜索	✕	✓	✓	✓
悬停信息	✕	△ 支持显示变量的类型信息	✕	✓
重命名	✕	✕	✓	✓
语法高亮	✓	✓	△ 自身不支持，需要编辑器提供语法高亮	✓
符号大纲	△ 仅支持模块	✕	✓	✓
折叠	✓	✓	△ 自身不支持，需要编辑器提供缩进折叠	✓
实时诊断	✕	✓	△ 仅支持语法错误和 linter 规则	✓ BETA
签名提示	✕	✕	✕	✓
语义选区	✕	✕	✕	✓

快速开始 在线体验